Máte vysokoškolské vzdělání v oblasti elektro? Nezaskočí Vás komunikace v anglickém jazyce?
Pak hledáme právě Vás.
Pro našeho klienta, společnost specializující se na návrhy inovací a výrobu polovodičových řešení, hledáme jak seniorní tak juniorní kandidáty, kteří doplní řady jejich týmu.
na pozici Vás čeká:
... - programování digitálních částí periferií v System Verilogu podle technické specifikace IP bloku
- kontrola kvality kódu pomocí v Lintovacím programu
- testování kvality návrhu a zlepšování jeho testovatelnosti
- neustálé zlepšování pracovních procesů pro maximální efektivitu
- práce s logickou syntézou, LEC a STA
- definice technických specifikací IP pro digitální části nových periferií
- implementace DFT a ATPG
co vám nabídneme
- flexibilní pracovní dobu
- možnost občasné práce z domu
- pracovní doba 37,5 hod. týdně
- 25 dní dovolené
- 3 dny Sick Days
- mimořádné placené volno Bridge Days (za svátky vycházející na víkend)
- roční bonus
- příspěvek na volnočasové aktivity
- příspěvek na dopravu
- zvýhodněný tarif
co od vás očekáváme
- VŠ vzdělání v oboru elektrotechniky popř. informatiky
- teoretická znalost jazyků HDL - Verilog, System Verilog, VHDL
- zkušenost s vývojem FPGA, ASIC nebo ASSP
- AJ na komunikativní úrovni
jak se přihlásit
Pokud Vás tato nabídka práce zaujala, reagujte prosím na tento inzerát. Jakmile dostanu Vaši odpověď, budu Vás kontaktovat a informovat o dalším průběhu.
Máte doplňující otázky? Neváhejte mě kontaktovat, ráda Vám všechny Vaše otázky zodpovím.
tel.: +420 732 382 455
e-mail: eliska.urbanova@randstad.cz
Přeji Vám hodně úspěchů ve výběrovém řízení a těším se na další spolupráci.
Pokud si chcete prohlédnout kompletní nabídku otevřených pozic, navštivte www.randstad.cz.